TestBench可以用VHDL或Verilog、SystemVerilog編寫,本文以Verilog HDL為 ... 中可綜合的部分子集,但TestBench沒有限制,任何行為級語法都可以使用。
確定! 回上一頁