第二章:Verilog語法的基本概念. 一、Verilog HDL. Verilog HDL是一種用於數字系統設計的語言。用Verilog HDL描述的電路設計就是該電路的Verilog HDL模型也稱爲模塊。
確定! 回上一頁