Verilog HDL設計範例. National Chung Hsing University. SOC & DSP Lab. 2. Outline. 1. 八位元暫存器. 2. 雙向輸入輸出腳暫存器. 3. 資料選擇系統.
確定! 回上一頁