Modelsim 是一個基於單內核的 Verilog / VHDL 混合模擬器,是 Mentor Graphics 的子公司 ... 在 View 選項中,修改 Radix 為 Unsigned (無符號數) ;在 Format 選項中, ...
確定! 回上一頁