我可以知道verilog中的這個符號>>>是什麼。我什麼時候應該使用它?謝謝! 例如 always @(posedge Clock) begin if (Clear) begin a < = c>>>8; b < = d>>>16; end end ...
確定! 回上一頁