input signed [7:0] a, b; input signed [8:0] o; assign o = a + b; // Verilog會自動進行符號的擴展。 有 ...
確定! 回上一頁