在Verilog语言中,有符号数signed以2进制补码形式表示。 下例中,我们声明一个变量为signed类型,并用sd表示有符号整数。 logic signed [35:0] c0, ...
確定! 回上一頁