要啟用邏輯共享,RTL設計工程師必須在 Verilog模組之前加入(*ace_shared*)。 ... 了以ACR設計的客製化交叉檢查csim中的C程式和Concise Verilog 之間的邏輯是否等效。
確定! 回上一頁