題目是要把那個多工器的程式寫出來,我也不會寫,就土法煉鋼module mux_8x1_beh( input A,B,C,D, output F ); reg H; always@(A or ... 【問題】verilog.
確定！ 回上一頁
