Verilog 中没有字符串数据类型,但是verilog 确实支持字符串文字并将它们用作字节向量。 这是规范中的示例: module string_test; reg [8*14:1] stringvar; ...
確定! 回上一頁