假設各位讀者已經熟悉Verilog,廢話不多說,讓我們馬上來見識一下ModelSim . ... Project"視窗,此時的Project下出現了HDL File,一堆問號表示這些檔案都還沒compile。
確定! 回上一頁