verilog 中二维数组使用有些限制,比如不能作为module的输入输出port(如果确实有需要,只能用将等效为展开 ... 用generate 的方式(相当于依次给每个元素赋值)如下:.
確定! 回上一頁