[問題] Verilog 2維陣列龐大到合成不出來 ... 各位先進好,小弟碰FPGA和verilog才半年最近要收一個image sensor的資料, 一個pixel有10bit, ...
確定! 回上一頁