範例程式下載 (史丹佛大學一門課的期末專題Implememtation of Viterbi Decoder) 整個project共含7個Verilog程式:system.v (top-level) |-- clkgen.v |-- chip_core.v
確定! 回上一頁