请指定文件名和实例名称(默认是其完整层级)。 vcs +vcs+dumpvars+test.vcd. ... VHDL 例化单元 · `uselib Verilog 指令 · xelab、xvhdl 和xvlog xsim 命令选项 ...
確定! 回上一頁