SystemVerilog (六):Testbench(綠皮書). 原創 茶花煮酒 2020-07-01 13:49. class transaction; // 4屬性2方法的事務 rand bit[31:0]src,dst,data[8]; // 隨機化 ...
確定! 回上一頁