主要原理為利用GPIO Lite Intel FPGA IP將使用者設計的內部邏輯架構與外部IO 狀態做分離,並在後台更新系統韌體時Freeze住外部IO 的狀態,來達到不影響與 ...
確定! 回上一頁