文献(34)では,リピータ回路のサイジングにおいて,CMOS 0.18μmのインバータ3段を想定した最適化が行われている.初段ではpMOSとnMOSのトランジスタ幅(Wp/Wn)が 1/3.5,2段 ...
確定! 回上一頁