PLL (Phase Locked Loop): 为锁相回路或锁相环,用来统一整合时钟信号,使高频器件正常 ... Controlled Oscillator)三部分组成,锁相环组成的原理框图如图1所示:.
確定! 回上一頁