你即將離開本站

並前往http://staffweb.ncnu.edu.tw/sheu/Mypapers/WLAN.pdf

5.2GHz 無線區域網路CMOS 低雜訊放大器之設計

吾人所設計的串接式(cascade)低雜訊放大器可提供15dB 的增益、3.4dB 的. 雜訊指數及26mW 的功率消耗；使用晶片電感(on-chip inductor)的疊接式(cascode)低雜訊放大.

確定！ 回上一頁

查詢 「mosfet疊接放大電路」的人也找了：

  1. 疊接放大器特點
    2.
  2. 疊接放大器優點
    3.
  3. 疊接放大器原理
    4.
  4. 疊接放大器優缺點
    5.
  5. bjt疊接放大器
    6.
  6. 疊接放大器缺點
    7.
  7. 串級放大電路原理
    8.
  8. 直接耦合串級放大電路
    9.