你即將離開本站

並前往https://github.com/OpenXiangShan/XiangShan/issues/838

make verilog 期间内存溢出导致无法生成代码#838 - GitHub

Hi, 我在工程的根目录执行make verilog 命令生成Verilog 代码时，出现了java.lang.OutOfMemoryError: Java heap space 错误，看起来是内存不够用了。

確定！ 回上一頁

查詢 「make導致」的人也找了：

  1. make for用法
    2.
  2. make後面不加to
    3.
  3. make文法
    4.
  4. make for中文
    5.
  5. make名詞
    6.
  6. 導致英文子句
    7.
  7. make使役
    8.
  8. Be made to V
    9.