電路佈局驗證(英語:Layout versus schematic,LVS)是一種電子設計自動化(英語:electronic ... 您现在使用的中文变体可能会影响一些词语繁简转换的效果。
確定! 回上一頁