積體電路版圖(英語:integrated circuit layout),是真實積體電路物理情況的平面幾何形狀描述。積體電路版圖是積體電路設計中最底層步驟物理設計的成果,物理設計 ...
確定! 回上一頁