你即將離開本站

並前往https://ir.nctu.edu.tw/handle/11536/140302

雙時序餘裕＋雙工作電壓：針對可變延遲設計的動態功耗降低

Circuit performance has been the key design constraint for over a decade. Variable-latency design (VLD) paradigm was proposed for optimizing the overall ...

確定！ 回上一頁

查詢 「latency延遲」的人也找了：

  1. latency delay差異
    2.
  2. latency測試
    3.
  3. Latency
    4.
  4. Latency ms
    5.
  5. latency中文
    6.
  6. latency網路
    7.
  7. 傳輸延遲
    8.
  8. network latency中文
    9.