状态 机类型Verilog 中状态机主要用于同步时序逻辑的设计,能够在有限个状态之间按一定要求 ... IDLE: case (coin) 2'b01: st_next = GET05 ; 2'b10: st_next = GET10 ;
確定! 回上一頁