... 這些是比較高階的,其中Verilog又比Spice高階: 這叫做simulation的tool,不是語法. ... 可是HSPICE我只花一個小時就寫完了HDL的話,大概幾分鐘吧orz --.
確定! 回上一頁