Lab的內容包含Hspice、Layout以及Verilog,算是為Final Project做一些準備(例如Lab 4就是要用NAND/NOR/XOR等邏輯閘設計許多Module如Half/Full Adder, ...
確定! 回上一頁