[問題] 請問Verilog 的Generate for 用法. 時間Tue Jun 1 12:14:45 2010. 小弟最近在使用一套合成verilog的軟體, 能將Matlab設計的FIR濾波轉成Verilog 語法, 裡面 ...
確定! 回上一頁