但这几篇文章只是针对generate的一种用法,那就是generate for,generate还有很多其他结构,后面讲到! Verilog的generate语句. 我们只能在 ...
確定! 回上一頁