學習目標包含: 可邏輯合成(Synthesizable) Verilog 硬體描述語言的數位電路設計,以及Xilinx FPGA 平台的硬體雛型製作實習與Xilinx Vivado 電腦輔助軟體設計工具操作。 先 ...
確定! 回上一頁