你即將離開本站

並前往https://ir.nctu.edu.tw/handle/11536/38463

針對溫度及電壓變異所做之Logical Effort Model之延伸

在積體電路設計中，電路效能的估計與電路最佳化設計是兩個最需要被重視的課題。”Logical Effort Delay Model”是一個可讓電路設計者以簡便的手算方式快速估計電路延遲並 ...

確定！ 回上一頁

查詢 「effort可數」的人也找了：

  1. effort用法
    2.
  2. Effort
    3.
  3. effort中文
    4.