Logic Synthesis with Synopsys Design Compiler EDA Tool; Basic Verilog Coding ... 有出作業就有助教課,助教會教如何使用tool和畫電路,建議可以帶個小腳架架手機 ...
確定! 回上一頁