你即將離開本站

並前往https://ethesys.lis.nsysu.edu.tw/ETD-db/ETD-search/getfile?URN=etd-0701114-103002&filename=etd-0701114-103002.pdf

一新式垂直奈米柱架構應用於雙閘極單電晶體動態隨機存取記憶體

在此論文中，我們. 設計了垂直奈米柱的雙閘極1T-DRAM，並以撞擊游離和閘極引致汲極漏電流方. 式做為操作機制，利用製程步驟所設計的垂直奈米柱，大大地增加了電洞所能儲.

確定！ 回上一頁

查詢 「dram製程步驟」的人也找了：

  1. dram製程ppt
    2.
  2. dram製程基本原理
    3.
  3. 半導體四大製程順序
    4.
  4. dram製程技術
    5.
  5. 半導體製程流程圖
    6.
  6. dram ic設計
    7.
  7. 記憶體製程邏輯製程
    8.
  8. 邏輯晶片記憶體晶片
    9.