你即將離開本站

並前往http://www.runoob.com/w3cnote/verilog2-codestyle.html

0.2 Verilog 编码风格 - 菜鸟教程

例如clock 缩写为clk, destination 缩写为dest，source 缩写为src 等。 reg data_to_destination_clock ; reg des_data ; //推荐. 巧用数字代表英文字母，例如2 代表to, 4 ...

確定！ 回上一頁

查詢 「destination縮寫」的人也找了：

  1. origin縮寫
    2.
  2. dest中文
    3.