VHDL Code. entity demux_1to2 is. Port ( Y : out STD_LOGIC_VECTOR (1 downto 0);. D : in STD_LOGIC;. S : in STD_LOGIC;. E : in STD_LOGIC);.
確定! 回上一頁