你即將離開本站

並前往https://www.ptt.cc/bbs/Electronics/M.1285608903.A.4CC.html

Re: [問題] Verilog multi dimension arrays - 看板Electronics

... verilog compiler是可以過: 但是用verdi看波形圖時，居然找不到a、b和c : 可否請問各位先進小弟這個用法是否有誤，謝謝 最簡單的方法.. addr只有0跟1 ...

確定！ 回上一頁

查詢 「define verilog 用法」的人也找了：

  1. verilog define parameter差異
    2.
  2. verilog define macro用法
    3.
  3. Verilog define
    4.
  4. ifdef verilog用法
    5.
  5. Verilog define ifdef
    6.
  6. Verilog ifdef
    7.
  7. Verilog define parameter
    8.
  8. Verilog timescale用法
    9.