其實這其實算是常態了,DDR3升級DDR4的時候,也有時序變高的問題,DDR4時序基本在CL17-CL19,相比DDR3的CL6-CL11,延遲也高了一些。 10、XMP3.0技術. XMP3 ...
確定! 回上一頁