否則會發生setup time violation。為求方便,將此最小的cycle time 訂為. 此電路的critical path delay,其計算方式即是以clock period 減去slack,.
確定! 回上一頁