你即將離開本站

並前往http://www.naipo.com/Portals/1/web_tw/Knowledge_Center/Research_Development/publish-131.htm

散出型晶圓級構裝(Fan-Out WLP)之技術與挑戰

將測試良好的晶片（Know Good Die; KGD）翻轉朝下，黏貼於載具（Carrier）上，在載具上晶片與晶片的距離，定義了Fan-Out的面積，並且可自由選擇晶片距離。

確定！ 回上一頁

查詢 「chip die差異」的人也找了：

  1. wafer die計算
    2.
  2. Wafer die< chip
    3.
  3. die晶片
    4.
  4. die半導體
    5.
  5. Flip Chip Wire Bond 差異
    6.
  6. 晶片 wafer
    7.
  7. Memory die
    8.
  8. Die size
    9.