为了设计一个1G 采样率的折叠差值ADC,先设计了一个bootstrap 开关用在T/H 电路里。发现开关电容负载太大了,导致产生的栅电压Vg 形变很严重。bootstrap 用的是Abo ...
確定! 回上一頁