由於僅pFET基體偏壓(VBP)被更動,故無需增加其他的製造步驟(例如,三重N型井)去隔離NMOS基體。 第6圖為依照本發明於積體電路中操作適應性電壓偏壓(adaptive voltage bias, ...
確定! 回上一頁