註1:對於ASIC而言,transistor-level底下另有一個與設計相關的層次,稱為layout-level。這是 ... 不同於VHDL的是,Verilog HDL在發展之初,便是企圖能以程式語言 ...
確定! 回上一頁