如果您讀過上述文章,應該已經瞭解如何用Verilog 設計簡單的指令與CPU 了。 ... 程式就在完成RET 指令時發現 PC 已經小於0 了,因此執行 $finish` 指令停止整個程式。
確定! 回上一頁