你即將離開本站

並前往https://bbs.eetop.cn/thread-478926-1-1.html

verilog HDL 里pullup.pulldown怎么用的? - 数字IC设计讨论(IC ...

假如module top; wire a; pullup x1(a); endmodule 这时a的值不应该是1嘛？为什么是X？ 我不会用= = verilog HDL 里pullup.pulldown怎么用的? ,EETOP ...

確定！ 回上一頁

查詢 「Verilog pullup 用法」的人也找了：

  1. Verilog pullup weak
    2.
  2. Verilog pullup weak1
    3.