Verilog Operator (PP. 152) module binaryToESeg (A, B, C, D, eSeg); input A, B, C, D; output eSeg; wire p1, p2, p3, p4; assign p1= ~(c & ~D);.
確定! 回上一頁