你即將離開本站

並前往https://ptthito.com/electronics/m-1623854933-a-b83/

[問題] Verilog 二維陣列問題 - PTT 熱門文章Hito

我想請問一下我建立了一個二維陣列reg [7:0] Matrix [0:129][0:129];利用兩個for loop來進行初始化(全部給0)我發現在Matrix[0][1] 的位置都沒有訊號，但附近的位置是有 ...

確定！ 回上一頁

查詢 「Verilog for 迴圈」的人也找了：

  1. Verilog for loop assign
    2.
  2. Verilog for loop combinational logic
    3.
  3. verilog generate用法
    4.
  4. Verilog for loop synthesis
    5.
  5. Verilog for loop generate
    6.
  6. Verilog
    7.
  7. verilog <
    8.
  8. Verilog testbench for loop
    9.