你即將離開本站

並前往https://www.intel.com.tw/content/www/tw/zh/support/programmable/articles/000075915.html

錯誤（10119）：Verilog HDL Loop 對帳單錯誤... - Intel

此錯誤可能會顯示在Quartus® II 軟體中，當合成在Verilog HDL 中的迴圈反復超過合成回路限制時。此限制可防止合成可能執行 i.

確定！ 回上一頁

查詢 「Verilog for 迴圈」的人也找了：

  1. Verilog for loop assign
    2.
  2. Verilog for loop combinational logic
    3.
  3. verilog generate用法
    4.
  4. Verilog for loop synthesis
    5.
  5. Verilog for loop generate
    6.
  6. Verilog
    7.
  7. verilog <
    8.
  8. Verilog testbench for loop
    9.