你即將離開本站

並前往https://pttweb.tw/s/1ZcKL

Re: [問題] verilog array index表示的限制

Re: [問題] verilog array index表示的限制 ... 一種是generate裡的for loop， 在Verilog標準文件是一種叫作"loop generate"的東西。

確定！ 回上一頁

查詢 「Verilog array」的人也找了：

  1. verilog陣列初始化
    2.
  2. verilog二維陣列初始化
    3.
  3. verilog陣列賦值
    4.
  4. verilog二維陣列合成
    5.
  5. verilog array宣告
    6.
  6. Verilog array
    7.
  7. Verilog array assign
    8.
  8. Verilog array part-select
    9.