在verilog 2001中,您可以將陣列展平成一個向量並通過埠,但這有點尷尬。有一種方法: module top (in, out); input [31:0] in; wire [7:0] array ...
確定! 回上一頁