你即將離開本站

並前往https://www.wikiwand.com/zh-tw/%E9%AB%98%E9%98%BB%E6%80%81

高阻態

在硬體描述語言（如Verilog HDL和VHDL）中，高阻態通常用字母z來表示。 ... 阻態（英語：High impedance）表示電路中的某個節點具有相對電路中其他點相對更高的阻抗。

確定！ 回上一頁

查詢 「Verilog Z 高阻抗」的人也找了：

  1. verilog wire用法
    2.
  2. verilog語法
    3.
  3. verilog wire reg差異
    4.
  4. Verilog
    5.
  5. verilog語法運算子
    6.
  6. verilog陣列初始化
    7.
  7. verilog教學
    8.
  8. Verilog or
    9.